设计一个可控进制计数器，当控制输入M=0时为七进制计数，当M=1时为十三进制计数。 （1)试用MSI

设计一个可控进制计数器，当控制输入M=0时为七进制计数，当M=1时为十三进制计数。 (1)试用MSI计数器设计该可控计数器。 (2)用VHDL语言设计该可控计数器。