第1题
第2题
第3题
CMOS逻辑门在使用时,多余的输入端不允许悬空。()
第4题
第5题
图L3-7(a)~(e)所示的CMOS门电路,试分析其输出端的逻辑状态,并总结CMOS门电路的输入端负载特性。(其中VIL=0.8V,VDD=5V)
第6题
第7题
A.全部接地
B.CMOS允许悬空
C.TTL允许悬空
D.CMOS不允许悬空
E.TTL不允许悬空
第8题
第9题
第10题
第11题
或门电路中,输入端若有一个为低电平0,则输出端必为高电平1。()
订单号:
遇到问题请联系在线客服