题目内容
（请给出正确答案）
[主观题]
试用 VHDL描述一个具有异步复位、同步置数、同步计数使能的8位二进制加/减法计数器。
答案
查看答案
重要提示：请勿将账号共享给其他人使用，违者账号将被封禁！
查看《购买须知》>>>
请输入或粘贴题目内容
搜题
拍照、语音搜题，请扫码下载APP
题目内容
（请给出正确答案）
答案
更多“试用 VHDL描述一个具有异步复位、同步置数、同步计数使能的8位二进制加/减法计数器。”相关的问题
第2题
试用 Verilog语言描述一个4位二进制可逆计数器的行为。要求如下：
(1)电路具有5种功能，即异步清零、同步置数、递增计数、递减计数和保持原有状态不变。且要求计数器能输出进位信号和借位信号，即当计数器递增计数到最大值时，产生一个高平有效的进位信号C0;当计数器递减计数到最小值0时，产生一个高电平有效的借位信号B0。
(2)用QuartusI软件进行逻辑功能仿真，并给出仿真波形。
第3题
A.同步4位二进制计数器，具有同步清零功能
B.同步4位二进制计数器，具有异步清零功能
C.同步8421BCD十进制计数器，具有异步清零功能
第4题
第5题
试用74LS161型同步二进制计数器接成十二进制计数器：(1)用清零法；(2)用置数法。
第6题
第9题
试用模为16的同步置“0”、同步置“1”计数器74LS163(CTT、CTP同时为1时计数)和八选一的数据选择器74LS151(逻辑符号见下图)设计一个能产生序列信号10110的序列信号发生器。
