双积分A/D转换器的参考电压VREF=-10 V,计数器为12位二进制加法计数器。已知时钟频率fCP=1 MHz。
第1题
在图11.17所示的双积分型A/D转换器中,若计数器为10位二进制,时钟信号频率为1MHz,试计算转换器的最大转换时间是多少?
第3题
=30KHz,积分器中R=100kΩ,C=1μF ,输入电压折的变化范围为0~5V,试求:
(1)第一次积分时间T1;
(2)求积分器的最大输出电压||;
(3)当VREF=10V ,第二次积分计数器计数值λ=(2500)10时,输入电压的平均值V1为多少?
第4题
双积分型A/D转换器电路如图8.1.6所示,试回答下列问题:
(1)若被测v的最大值为2 V,要求分辨率≤0.1 mV,则二进制计数器的计数总容量Ⅳ应大于多少? (2)需要用多少位二进制计数器? (3)若时钟CP频率fc=200 kHz,∣vI∣<∣VREF∣,已知∣VREF∣=2 V,积分器输出电压vO1的最大值为5 V,问积分时间常数RC为多少毫秒?
第5题
双积分A/D转换器如图7.10所示,试回答以下问题:
(1)若被测电压Vt的最大值为2V,要求分辨率小于0.1mV,向二进制计数器是多少位.
(2)若时钟脉冲频率为200kHz,则对V1进行采样的时间T1为多长.
(3) 若时钟脉冲频率为200kHz,|V1|<|VREF|,已知|VREF|=2V,输出电压VO的最大值为5V,积分时间常数是多少.
第6题
A.余3码编码的十进制加法计数器
B.循环码编码的九进制加法计数器
C.余3码编码的三进制加法计数器
D.循环码编码的二进制加法计数器
第7题
4位二进制加法计数器设计
实验要求
用原理图输入设计法或Verilog HDL文本输入设计法设计4位二进制加法计数器电路,建立4位二进制加法计数器的实验模式。通过电路仿真和硬件验证,进一步了解4位二进制加法计数器的功能和特性。
设计原理
4位二进制加法计数器的元件符号如图所示,CLK是时钟输入端,上升沿有效;CLRN是复位输入端,低电平有效;Q[3..0]是计数器的状态输出端;COUT是进位输出端。
第9题
一个8位A/D转换器的分辨率是多少?若基准电压为5V,该A/D转换器能分辨的最小电压变化是多少?10位和12位呢?
第10题
双积分A/D转换电路如图9.3所示,试回答下列问题:
(1)若被测电压的峰值UImax=2V,要求分辨率≤0.1mV,则二进制计数器总容量应大于多少?
(2)需要多少位二进制计数器?
(3)若时钟脉冲频率fCP=200kHz,则采样保持时间为多少?
(4)若时钟脉冲频率fCP=200kHz,,积分器输出电压Uo的最大值为5V,问积分时间常数RC为多少?