重要提示:请勿将账号共享给其他人使用,违者账号将被封禁!
查看《购买须知》>>>
首页 > 远程教育> 西安电子科技大学
网友您好,请在下方输入框内输入要搜索的题目:
搜题
拍照、语音搜题,请扫码下载APP
扫一扫 下载APP
题目内容 (请给出正确答案)
[单选题]

脉冲异步时序逻辑电路中的存储元件可以采用()。

A.时钟控制RS触发器

B.D触发器

C.基本RS触发器

D.以上都可以

答案
查看答案
更多“脉冲异步时序逻辑电路中的存储元件可以采用()。”相关的问题

第1题

下列触发器中,没有约束条件的是( )。

A.基本RS触发器

B.主从RS触发器

C.时钟RS触发器

D.边沿D触发器

点击查看答案

第2题

下列触发器中,()不可作为同步时序逻辑电路的存储元件

A.基本R-S触发器

B.D触发器

C.J-K触发器

D.T触发器

点击查看答案

第3题

下列触发器中,没有约束条件的是()。A.基本RS触发器B.主从RS触发器C.同步RS触发器D.边沿D触发器

下列触发器中,没有约束条件的是()。

A.基本RS触发器

B.主从RS触发器

C.同步RS触发器

D.边沿D触发器

点击查看答案

第4题

下列触发器中,没有约束条件的是()。

A.基本RS触发器

B.主从RS触发器

C.钟控RS触发器

D.边沿D触发器

点击查看答案

第5题

基本RS触发器中,S=0,R=1,触发器保持原状态。()

基本RS触发器中,S=0,R=1,触发器保持原状态。()

点击查看答案

第6题

同步RS触发器也称为时钟RS触发器。()
点击查看答案

第7题

基本RS触发器设计 实验要求 用原理图输入设计法或Verilog HDL文本输入设计法设计基本RS触发器电路,建立基

基本RS触发器设计

实验要求

用原理图输入设计法或Verilog HDL文本输入设计法设计基本RS触发器电路,建立基本RS触发器的实验模式。通过电路仿真和硬件验证,进一步了解基本RS触发器的功能和特性。

设计原理

基本RS触发器可以由两个与非门或者两个或非门构成。由两个与非门构成的基本RS触发器的原理图如图所示,其中RDN是异步置0输入端,低电平有效;SDN是异步置1输入端,低电平有效;Q是触发器的输出端,QN是反相输出端。由图所示的电路可知,基本RS触发器的输出表达式为

(2.2.1)

点击查看答案

第8题

下列哪些触发器属于双稳态触发器()?

A.基本RS触发器

B.可控RS触发器

C.JK触发器

D.D触发器

点击查看答案

第9题

逻辑电路如图所示,它具有()。A、D触发器功能B、T触发器功能C、RS触发器功能
逻辑电路如图所示,它具有()。A、D触发器功能B、T触发器功能C、RS触发器功能

逻辑电路如图所示,它具有()。

A、D触发器功能

B、T触发器功能

C、RS触发器功能

点击查看答案

第10题

异步时序逻辑电路中各个触发器所用的时钟触发沿不完全相同。()
点击查看答案

第11题

时钟RS触发器的缺点是______,主从RS触发器解决了其中______的缺点,主从JK触发器克服了其中______的缺点。
点击查看答案
下载APP
关注公众号
TOP
重置密码
账号:
旧密码:
新密码:
确认密码:
确认修改
购买搜题卡查看答案 购买前请仔细阅读《购买须知》
请选择支付方式
  • 微信支付
  • 支付宝支付
点击支付即表示同意并接受了《服务协议》《购买须知》
立即支付 系统将自动为您注册账号
已付款,但不能查看答案,请点这里登录即可>>>
请使用微信扫码支付(元)

订单号:

遇到问题请联系在线客服

请不要关闭本页面,支付完成后请点击【支付完成】按钮
遇到问题请联系在线客服
恭喜您,购买搜题卡成功 系统为您生成的账号密码如下:
重要提示:请勿将账号共享给其他人使用,违者账号将被封禁。
发送账号到微信 保存账号查看答案
怕账号密码记不住?建议关注微信公众号绑定微信,开通微信扫码登录功能
请用微信扫码测试
优题宝