题目内容
(请给出正确答案)
[单选题]
脉冲异步时序逻辑电路中的存储元件可以采用()。
A.时钟控制RS触发器
B.D触发器
C.基本RS触发器
D.以上都可以
答案
查看答案
A.时钟控制RS触发器
B.D触发器
C.基本RS触发器
D.以上都可以
第3题
下列触发器中,没有约束条件的是()。
A.基本RS触发器
B.主从RS触发器
C.同步RS触发器
D.边沿D触发器
第7题
基本RS触发器设计
实验要求
用原理图输入设计法或Verilog HDL文本输入设计法设计基本RS触发器电路,建立基本RS触发器的实验模式。通过电路仿真和硬件验证,进一步了解基本RS触发器的功能和特性。
设计原理
基本RS触发器可以由两个与非门或者两个或非门构成。由两个与非门构成的基本RS触发器的原理图如图所示,其中RDN是异步置0输入端,低电平有效;SDN是异步置1输入端,低电平有效;Q是触发器的输出端,QN是反相输出端。由图所示的电路可知,基本RS触发器的输出表达式为
(2.2.1)
第9题
逻辑电路如图所示,它具有()。
A、D触发器功能
B、T触发器功能
C、RS触发器功能