题目内容
（请给出正确答案）
[判断题]
选用上升沿触发的触发器做的4位二进制同步加法计数器和选用下降沿触发的触发器做的4位二进制同步加法计数器的时序图是不一样的。（)
答案
查看答案
重要提示：请勿将账号共享给其他人使用，违者账号将被封禁！
查看《购买须知》>>>
请输入或粘贴题目内容
搜题
拍照、语音搜题，请扫码下载APP
题目内容
（请给出正确答案）
答案
更多“选用上升沿触发的触发器做的4位二进制同步加法计数器和选用下降沿触发的触发器做的4位二进制同步加法计数器的时序图是不一样的。（)”相关的问题
第7题
用同步时序电路设计一模6 的可逆计数器，当控制端X为1时，计数器做减法计数，当X为0时，计数器做加法计数(触发器用JK触发器)。
第9题
4位二进制加法计数器设计
实验要求
用原理图输入设计法或Verilog HDL文本输入设计法设计4位二进制加法计数器电路，建立4位二进制加法计数器的实验模式。通过电路仿真和硬件验证，进一步了解4位二进制加法计数器的功能和特性。
设计原理
4位二进制加法计数器的元件符号如图所示，CLK是时钟输入端，上升沿有效；CLRN是复位输入端，低电平有效；Q[3..0]是计数器的状态输出端；COUT是进位输出端。
