题目内容
(请给出正确答案)
[主观题]
高速缓存(cache)可以看做是主存的延伸,与主存统一编址,接受CP~J的访问,但其速度要比主存高得多。(
高速缓存(cache)可以看做是主存的延伸,与主存统一编址,接受CP~J的访问,但其速度要比主存高得多。()
参考答案:错误
答案
查看答案
高速缓存(cache)可以看做是主存的延伸,与主存统一编址,接受CP~J的访问,但其速度要比主存高得多。()
参考答案:错误
第4题
(1)主存地址位数为多少?
(2)画出主存地址格式示意图,注明各字段名称及位数。
(3)设该Cache的命中率为98%,如果Cache的速度是主存的5倍,则该机采用Cache时存储系统的速度是不采用Cache时的多少倍(设CPU访存时同时访问Cache和主存,若Cache命中则中断主存访问)?
参考答案:错误
第5题
A.访问存储器的请求是由CPU发出的
B.Cache与主存统一编址,即主存空间的某一部分属于Cache
C.Cache的功能全由硬件实现
D.Cache—主存层次主要为了解决存储系统的速度问题
第7题
(1)写出主存与缓存的地址格式(标明各字段名称与位数)。
(2)假定Cache的存取周期为20μs,命中率为0.95,希望采用Cache后的加速比大于10。那么主存储器的存取速度应大于多少(访存时CPU同时访问Cache和主存,如Cache命中则中断主存访问)?
第8题
A.Cache与主存统一编址,Cache的地址空间是主存地址空间的一部分
B.主存储器只由易失性的随机读/写存储器构成
C.单体多字存储器主要解决访存速度的问题
第9题
A.当I/O端口采用独立编址方式,I/O端口的地址译码较简单,寻址速度快
B.当I/O端口采用独立编址方式,CPU需要设置专门的区分访问主存或I/O的信号引脚
C.当I/O端口采用统一编址方式时,CPU只能用访问主存的指令来访问I/O端口
D.当I/O端口采用统一编址方式时,CPU能够访问的主存空间变少