假设机器周期为10ns,cache访问时间为1个周期,主存访问时间是20个周期。(1)设命中率为95%,求平均访存时间。(2)如果cache容量增加一倍而使命中率提高到97%,然面因此而使机器周期延长到12ns,这样的改动方案是否值得采取?
第1题
个机器周期的基本宽度为4个节拍,该计算机每个指令周期平均有5个机器周期,并平均访问2次主存,没有设置cache,请回答下列问题:
(1)若采用异步方式访问内存,每个“存储器读”机器周期平均需8个节拍,每个“存储器写”机器周期平均需6个节拍,则执行一条指令的平均时间为多少?MIPS数为多少?平均CPI为多少?
(2)若采用同步方式访问内存,每个“存储器读”机器周期需在基本宽度的基础上再插入4个“等待”状态,每个“存储器写”机器周期无需“等待”状态,则执行一条指令的平均时间为多少?MIPS数为多少?平均CP1为多少?(提示:一个“等待状态”即是一个节拍)
第3题
第4题
由于CPU内部操作的速度较快,而CPU访问一次存储器的时间较长,因此机器周期通常由()来确定。
A.指令周期
B.存取周期
C.间址周期
D.中断周期
第11题
一个缓存-主存系统,采用50MHz的时钟,存储器以每一个时钟周期(简称周期)传输一个字的速率,连续传输8个字,以支持块长为8个字的缓存,每字4个字节。假设读操作所花的时间是:1个周期接收地址,3个周期延迟,8个周期传输8个字;写操作所花的时间是:1个周期接受地址,2个周期延迟,8个周期传输8个字,3个周期恢复和写入纠错码。求出对应下述几种情况的存储器最大带宽。
(1)全部访问为读操作。
(2)全部访问为写操作。
(3) 65%的访问为读操作,35%的访问为写操作。