题目内容
（请给出正确答案）
[主观题]
设计一个组合逻辑电路，输入为一个4位二进制数，当输入能被2或3整除时，要求电路输出高电平，不能被2或3整除时
输出低电平。
答案
查看答案
重要提示：请勿将账号共享给其他人使用，违者账号将被封禁！
查看《购买须知》>>>
请输入或粘贴题目内容
搜题
拍照、语音搜题，请扫码下载APP
题目内容
（请给出正确答案）
输出低电平。
答案
更多“设计一个组合逻辑电路，输入为一个4位二进制数，当输入能被2或3整除时，要求电路输出高电平，不能被2或3整除时”相关的问题
第1题
(1)当
，输出Y为1，否则为0;
(2)当B能被2整除时，输出Y为1，否则为0。
第2题
第3题
第4题
设计一个判断4位二进制数A3A2A1A0状态的组合逻辑电路。要求：
(1)当能被5整除时，输出F0=1，否则F0=0
(2)当A3A2A1A0小于3时，输出F1=1，否则F1=0；A3A2A1A0作为输入逻辑变量，F1、F0作为输出逻辑变量。要求用ROM实现，并画出简图。
第5题
(1)判奇电路。输入中有奇数个1时，输出为1，否则为0。
(2)判偶电路。输入中有偶数个1时，输出为1，否则为0。
(3)判一致电路。输入变量取值相同时，输出为1，否则为0。
(4)判不一致电路。输入变量取值不一致时，输出为1，否则为0。
(5)被3整除电路。输入能被3整除时，输出为1，否则为0。
(6)A，B，C多数表决电路。有2个或2个以上为1时输出才为1，但C有否决权。
第6题
第7题
利用3-8译码器(74LS138)加以必要的门电路实现一个判别电路。输入为三位二进制代码，当输入值可以被3整除时，要求判别门电路输出为1，否则为0。
第9题
