首页 > 大学本科> 工学> 电气信息类

网友您好，请在下方输入框内输入要搜索的题目：

请输入或粘贴题目内容搜题

搜题

拍照、语音搜题，请扫码下载APP

题目内容（请给出正确答案）

[主观题]

试分别用与非门设计一个组合逻辑电路。它输入的是4位二进制数B3B2B1B0。（1)当，输出Y为1，否则为0;

试分别用与非门设计一个组合逻辑电路。它输入的是4位二进制数B3B2B1B0。

(1)当试分别用与非门设计一个组合逻辑电路。它输入的是4位二进制数B3B2B1B0。（1)当，输出Y为1，否，输出Y为1，否则为0;

(2)当B能被2整除时，输出Y为1，否则为0。

答案

查看答案

发布时间：2021-07-21

更多“试分别用与非门设计一个组合逻辑电路。它输入的是4位二进制数B3B2B1B0。（1)当，输出Y为1，否则为0;”相关的问题

第1题

分别设计能够实现下列要求的组合电路，输入是4位二进制正整数B=B₃B₂B₁B₀。（1)能被2整除时输出为1，否则为0。（2)能被5整除时输出为1，否则为0。（3)大于或等于5时输出为1，否则为0。（4)小于或等于10时输出为1，否则为0。

点击查看答案

第2题

设计一个组合逻辑电路，输入为一个4位二进制数，当输入能被2或3整除时，要求电路输出高电平，不能被2或3整除时

输出低电平。

点击查看答案

第3题

试用74HCl38译码器设计组合电路，当二进制数ABCD能被5整除时，输出L为1，否则为0。

点击查看答案

第4题

设计以下3变量组合逻辑电路：（1)判奇电路。输入中有奇数个1时，输出为1，否则为0。（2)判偶电路。输入中有偶数

设计以下3变量组合逻辑电路：

(1)判奇电路。输入中有奇数个1时，输出为1，否则为0。

(2)判偶电路。输入中有偶数个1时，输出为1，否则为0。

(3)判一致电路。输入变量取值相同时，输出为1，否则为0。

(4)判不一致电路。输入变量取值不一致时，输出为1，否则为0。

(5)被3整除电路。输入能被3整除时，输出为1，否则为0。

(6)A，B，C多数表决电路。有2个或2个以上为1时输出才为1，但C有否决权。

点击查看答案

第5题

设计一个判断4位二进制数A3A2A1A0状态的组合逻辑电路。要求：（1)当能被5整除时，输出F0=1，否则F0=0 （2)当A3

设计一个判断4位二进制数A₃A₂A₁A₀状态的组合逻辑电路。要求：

(1)当能被5整除时，输出F₀=1，否则F₀=0

(2)当A₃A₂A₁A₀小于3时，输出F₁=1，否则F₁=0；A₃A₂A₁A₀作为输入逻辑变量，F₁、F₀作为输出逻辑变量。要求用ROM实现，并画出简图。

点击查看答案

第6题

分别用与非门设计能实现下列功能的组合逻辑电路：（1)四变量多数表决电路（四个变量中有三个或四个变量为1时，输出为1)。（2)四变量判奇电路（四个变量中1的个数为奇数时，电路输出为1，否则为0)。（3)四变量判偶电路（四个变量中1的个数为偶数时，电路输出为1，否则为0)。（4)四变量一致电路（四个变量状态完全相同时，电路输出为1，否则为0)。

点击查看答案

第7题

用最少的与非门设计一个组合逻辑电路。要求：当控制信号M=1时为“全一致”电路，即当三个输入变量取值全部相同时

输出为1，否则为0；当控制信号M=0时为“多数表决”电路，即输出等于多数输入变量的取值。

点击查看答案

第8题

设计一个组合电路，它的输入为5位二进制数，当其值能被6或7或9整除时输出为1。要求：（1)用逻辑

设计一个组合电路，它的输入为5位二进制数，当其值能被6或7或9整除时输出为1。要求： (1)用逻辑门设计电路； (2)用VHDL设计电路。

点击查看答案

第9题

设计一个代码检测器，电路串行输入余3码，当输入出现非法数字时电路输出为0，否则为1，试作出状态图。

设计一个代码检测器，电路串行输入余3码，当输入出现非法数字时电路输出为0，否则为1，试作出Mearly状态图。