某16位微型机主存地址码为24位，按字节编址，使用1M×1位的DRAM芯片组成，存储周期为0．1μs，请问该机

所允许的最大主存空间是多少？需用多少片DRAM芯片？若采用异步刷新方式，设存储元刷新最大间隔时间不超过8ms，则刷新定时信号的间隔时间是多少？

答案

查看答案

发布时间：2021-07-21

更多“某16位微型机主存地址码为24位，按字节编址，使用1M×1位的DRAM芯片组成，存储周期为0．1μs，请问该机”相关的问题

第1题

某16位微型机主存地址码为24位，按字节编址，使用1M×1位的DRAM芯片组成，存储周期为0.1us，请问该机

所允许的最大主存空间是多少？需用多少片DRAM芯片？若采用异步刷新方式，设存储元刷新最大间隔时间不超过8ms，则刷新定时信号的间隔时间是多少？

点击查看答案

第2题

已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M×8位的DRAM芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问：（1）每个内存条内共有多少DRAM芯片？（2）主存共需多少DRAM芯片？

点击查看答案

第3题

某计算机主存最大寻址空间为4GB，按字节编址，假定用64Mx8位的具有8个位平面的DRAM芯片组成容量为512MB、传输宽度为64位的内存条、回答下列问题:（I)每个内存条需要多少个DRAM芯片？（2)构建容量为2GB的主存时，需要几个内存条？:（3)主存地址共有多少位？其中哪几位用作DRAM芯片内地址？哪几位为DRAM芯片内的行地址？哪几位为DRAM芯片内的列地址？哪几位用于选择芯片？

点击查看答案

第4题

已知某8位机的主存采用半导体存储器,其地址码为18位,采用4Kx4位的静态RAM 芯片组成该机所允许的最大主存空间,并选用模块板形式,问:（1)若每个模块板为32Kx8位,共需几个模块板？（2)每个模块板内共有多少片RAM芯片？（3)主存共需要多少RAM芯片？ CPU如何选择各模块板？如何选择具体芯片（说明选用的器件及地址码的分配)？

点击查看答案

第5题

用16K×1位的DRAM芯片构成64K×8位的存储器，设存储器的读写周期为0.5μs，要使CPU在1μs内至少访问存储器一次，问采用哪种刷新方式比较合适？若每行刷新间隔不超过2ms，该方式下刷新信号的间隔是多少？

点击查看答案

第6题

已知某8位机的主存采用半导体存储器，其地址码为18位，采用4K×4位的静态RAM芯片组成该机所允许的最

大主存空间，并选用模块板形式，问： (1)若每个模块板为32K×8位，共需几个模块板？ (2)每个模块板内共有多少片RAM芯片？ (3)主存共需要多少RAM芯片？CPU如何选择各模块板？如何选择具体芯片(说明选用的器件及地址码的分配)？

点击查看答案

第7题

一个1Kx4位的动态RAM芯片,若其内部结构排列成64x64形式，且存取周期为0.1 μs。（1)若采用分散刷新和集中刷新相结合的方式,刷新信号周期应该取多少？（2)若采用集中刷新,则对该存储芯片刷新一遍需多少时间？死时间率是多少？

点击查看答案

第8题

某机器的寻址空间为64K，数据总线为8位。现有8K×8位SRAM芯片，SRAM有CS和WE控制信号；4K×8位DRAM芯片

，DRAM有CS、wE等控制信号，数据总线是双向。CPU有MERQ、R／W等控制信号(表示低电平有效)。 (1)写出DRAM控制器内部的逻辑部件名称； (2)从0000H开始安排32K×8位SRAM，从A000H安排8K×8位DRAM，画出CPU的DRAM存储器连接电路图(包括74LS138等组成的片选电路、DRAM控制器，DRAM控制器仅要求画出输入、输出信号)； (3)设DRAM读／写周期为0．5μs，CPU在1μs内要访问内存1次或2次，平均1μs访存约1．2次，刷新周期为2ms。有哪几种刷新方式，采用哪种刷新方式比较合理，并说明采用的刷新方式的时间参数和理由。

点击查看答案

第9题

标准DRAM的读写周期通常被划分成哪几个阶段？DRAM中每行的标准刷新间隔时间是多少？各行的刷新周期是多少？DRA

M控制器有哪些主要功能？

点击查看答案