第1题
逻辑分析题
4位同步二进制计数器74161的功能表如表所示,Q3为高位输出,C为与时钟同步的进位输出,进入1111状态且ENT=1时,由C端输出一个周期的正脉冲。
CP | R_{bar{D}} | bar{LD} | ENP | ENT | Q3 | Q2 | Q1 | Q0 |
varphi | 0 | varphi | varphi | varphi | 0 | 0 | 0 | 0 |
↑ | 1 | 0 | varphi | varphi | D3 | D2 | D1 | D0 |
varphi | 1 | 1 | 0 | 1 | 保持 | |||
varphi | 1 | 1 | varphi | 0 | 保持(但C=0) | |||
↑ | 1 | 1 | 1 | 1 | 加法计数 |
第3题
用一片如图A1-4所示的4位二进制加法计数器74161和必要的逻辑门电路设计一个可控计数器,要求当控制信号M=1时,实现七进制计数器;而当控制信号M=0时,实现十三进制计数器。画出所设计的可控计数器的逻辑电路。
第4题
(1)分别指出图6.13中两部分电路组成什么功能的电路(名称).
(2)分析CT74161组成的电路,画出状态转换图.
(3)试画出uA、uB、uC(CO为进位输出端)的对应波形.
第5题
第6题
图题6-25所示为具有同步清除功能的同步四位二进制加法计数器74LS163组成的计数器电路,试说明该计数电路是多少进制。
第7题
有效,使能端处于有效状态.
(1)74160构成多少进制计数器.
(2)假定74160初始状态Q3Q2Q1Q0=0000,试对应图5.28(b)的CP脉冲图画出Q3、Q2、Q1、Q0和Y的输出波形.
第8题
图题6-28所示为具有同步预置功能的同步四位二进制加法计数器74LS161组成的计数电路,试说明该计数电路是多少进制。
第9题
第10题
图题6-26所示为具有异步清除功能的同步四位二进制加法计数器74LS161组成的计数电路,试说明该计数电路是多少进制。
第11题
图题6-27所示为具有同步预置功能的同步四位二进制加法计数器74LS161组成的计数电路,试说明该计数电路是多少进制。